全国咨询热线
137-0617-5826
快赢网电 话：0510-85167369
快赢网手 机：137 0617 5826
传 真：0510-85167379
快赢网邮 箱：wxsuper@126.com
邮 编：214072
地 址：江苏无锡市滨湖区太湖西大道1898-1号星湖名都B座502室
网 址：http://kmbajt.com
采用四面64脚封装。
AD9510提供多路输出时钟分配功能，并集成一个片内锁相环（PLL）内核。它具有低抖动和低相位噪声特性，能够大大地提升数据转换器的时钟性能。4路独立的LVPECL时钟输出和4路LVDS时钟输出工作频率分别为1.2GHz和800MHz。可选的CMOS时钟输出工作频率为250MHz。
PLL部分由可编程参考分频器（R）、低噪声鉴频鉴相器（PFD）、电荷泵（CP）和可编程反馈分频器（N）组成。将外部VCXO或VCO连接到CLK2和CLK2B引脚时，高可达1.6GHz的PLL输出频率可以与输入参考REFIN同步。
时钟分配部分提供LVPECL输出和可编程为LVDS或CMOS的输出。每路输出都有一个可编程分频器，可以旁路该分频器或者设置高32的整数分频比。
